本设计的主要工作是完成Δ-∑ADC中数字抽取滤波器结构的第一级—梳状滤波器的设计,该梳状滤波器工作频率最高，所以功耗是最先要考虑到的。文中对级联顺序不同的几种梳状滤波器结构进行了功耗与面积的分析，力求达到最优化的面积、功耗。首先，在MATLAB环境中进行不同结构梳状滤波器的模块搭建，并搭建Δ-∑调制器模型以获取梳状滤波器的输入信号；然后，采用Verilog HDL设计滤波器，在ModeSim中进行调试与功能仿真，然后将仿真结果导入MATLAB进行频谱分析；最后将滤波器代码导入Synplify Pro 7.3中进行综合与优化。

       模/数转换器可分为两大类：传统意义上的多位转换器(又称Nyquist模/数转换器)和一位超速采样转换器(又称Δ-∑模/数转换器)。
       采用传统技术的Nyquist ADC的分辨率取决于片内精准DAC的匹配；如：逐次逼近（SAR）型、积分型、并行转换、流水线转换和折叠差值转换ADC等[2]，都受此局限性的限制，很难实现高于16位的ADC分辨率；如果要实现16位的分辨率，需要复杂的高阶模拟抗混迭滤波器、定时及幅度误差都极小的采样保持电路等，困难极大，成本很高。高分辨率的Nyquist ADC通常以奈奎斯特速率(采样频率大约是输入信号最大频率的2倍)作为采样频率。奈奎斯特采样器需要复杂的模拟低通滤波器(也叫抗混淆滤波器)来限制进入模数转换器和采样保持器电路信号的最大频率。
2.1  传统模数转换器
2.1.1  逐次逼近型转换
逐次逼近型转换方式在当今的模数转换领域有着广泛的应用，它是将需要进行转换的模拟信号与已知的不同的参考电压进行多次比较，使转换后的数字量在数值上逐次逼近输入模拟量的对应值。逐次逼近型转换方式的特点是：转换速度较高，可以达到100万次/秒（MPSP）；在低于12位分辨率的情况下，电路实现上较其他转换方式成本低；转换时间确定。但这种转换方式需要数模转换电路，由于高精度的数模转换电路需要较高的电阻或电容匹配网络，故精度不会很高。
2.1.2  积分型转换
积分型模数转换技术在低速、高精度测量领域有着广泛的应用，特别是在数字仪表领域。积分型模数转换技术有单积分和双积分两种转换方式，单积分模数转换的工作原理是将被转换的电信号先变成一段时间间隔，然后再对时间间隔记数，从而间接把模拟量转换成数字量的一种模数转换方法，它的主要缺陷是转换精度不高，主要受到斜坡电压发生器、比较器精度以及时钟脉冲稳定型的影响。
为了提高积分型转换器在同样条件下的转换精度，可采用双积分型转换方式，双积分型转换器通过对模拟输入信号的两次积分，部分抵消了由于斜坡发生器所产生的误差，提高了转换精度。双积分型转换方式的特点表现在：精度较高，可以达到22位；抗干扰能力强，由于积分电容的作用，能够大幅抑止高频噪声。但是，它的转换速度太慢，转换精度随转换速率的增加而降低，每秒100～300次（SPS）对应的转换精度为12位。所以这种转换方式主要应用在低速高精度的转换领域。
2.1.3  并行转换
并行转换方式在所有的模数转换中，转换速度最快，并行转换是一种直接的模数转换方式。它大大减少了转换过程的中间步骤，每一位数字代码几乎在同一时刻得到，因此，并行转换又称为闪烁型转换方式。并行转换的主要特点是它的转换速度特别快，可达50MPSP，特别适合高速转换领域。缺点是分辨率不高，一般都在10位以下；精度较高时，功耗较大。这主要是受到了电路实现的影响，因为一个 N位的并行转换器，需要2N-1个比较器和分压电阻，所以精度越高，比较器的数目越多，制造越困难。
2.1.4  流水线转换
流水线型转换方式是并行转换方式的改进，它在一定程度上既具有并行转换高速的特点，又克服了制造困难的问题。以8位的两级流水线型为例，它的转换过程首先是进行第一级高4位的并行闪烁转换，得到高4位信号；然后把输入的模拟信号与第一级转换后数字信号所表示的模拟量相减，得到的差值送入第二级并行闪烁转换器，得到低4 位信号。流水线型转换方式的特点是：精度较高，可达16位左右；转换速度较快，16位该种类型的ADC速度可达5MPSP，较逐次比较型快；分辨率相同的情况下，电路规模及功耗大大降低。但流水线型转换方式是以牺牲速度来换取高精度的，还存在转换出错的可能。即第一级剩余信号的范围不满足第二级并行闪烁ADC量程的要求时，会产生线性失真或失码现象，需要额外的电路进行调整。
2.1.5  折叠差值转换
折叠插值型转换方式克服了流水线型分步转换所带来的速度下降，它通过预处理电路，同时得到高位和低位数据，元件的数目却大大减少。折叠插值型转换方式信号预处理的方法是折叠—就是把输入较大的信号映射到某一个较小的区域内，并将其转换成数字信号，这个数据为整个数字量的低位数据；然后再找出输入信号被映射的区间，该区间也以数字量表示，这个数据为整个数字量的高位数据。高位和低位数据经过处理，得到最后的数字信号。
折叠插值转换方式的特点是：数据的两次量化是同时进行的，具有并行转换的特点，速度较快；电路规模及功耗不大，如8位转换器只需40个比较器。折叠插值方式在信号频率过高时，需要额外的处理电路；且当位数超过8位时，如要保持较少的比较器数目，折叠插值变得很麻烦，所以一般只用于8位以下的转换器当中。
2.2  Δ-∑模数转换器
与前面5种传统的Nyquist(频率)A/D转换器相比，Δ-∑ADC是一种新型的A/D转换器，是近十几年才发展起来的一种模数转换方式，目前在音频领域得到了相当广泛的应用。它采用增量编码方式，即根据前一量值与后一量值的差值的大小来进行量化编码；精度可以达到24位以上，而且工作速率也很快。
关于Δ-∑ADC的原理与特点将在2.2.1和2.2.2两节中进行详细的阐述。
2.2.1  Δ-∑模数转换器原理
Δ-∑ADC包括Δ-∑调制器、数字抽取滤波器两部分，其组成原理图如图2-1所示[3]。

图2-1　Δ-∑ADC组成原理图
由于在进行Δ-∑调制时，采样频率通常是信号最高频率的64～256倍，所以通常把这种模数转换方式称为过采样Δ-∑模数转换。模拟信号经过Δ-∑调制后，得到的是一位的高速Δ-∑数字流，包含着大量的高频噪声；因此还需要进行数字滤波与采样抽取，除去高频噪声，以实现降频，转换后的数字信号以奈奎斯特频率输出。
过采样、噪声整形、数字滤波和抽取是Δ-∑模数转换器用来降低噪声并产生高分辨率输出数据的4种重要因素[4] [5]。要理解Δ-∑ADC的原理就必须对这4个重要因素进行理解。
（1） 过采样
过采样是以高于输入信号频率两倍的频率对输入信号进行采样。
首先，考虑一个传统ADC的频域传输特性。输入一个正弦信号，然后以频率 采样，按照 Nyquist定理，采样频率至少两倍于输入信号。从 分析结果可以看到，一个单音和一系列频率分布于DC到 /2间的随机噪声。这就是所谓的量化噪声，主要是由于有限的ADC分辨率而造成的。单音信号的幅度和所有频率噪声的RMS幅度之和的比值就是信号噪声比（SNR）。对于一个N bit ADC，SNR可由公式：SNR=6.02N+1.76dB得到。为了改善SNR和更为精确地再现输入信号，对于传统ADC来讲，必须增加位数。
　　如果将采样频率提高一个过采样系数k，即采样频率为k 。 分析显示出噪声基线降低了，SNR值未变，但噪声能量分散到一个更宽的频率范围。Δ-∑转换器正是利用了这一原理，具体方法是紧接着1bit ADC之后进行数字滤波；大部分噪声被数字滤波器滤掉，这样，RMS噪声就降低了，从而一个低分辨率ADC，Δ-∑转换器也可获得宽动态范围。这极大地缩小了在所关注频带中的背景噪声。过采样率每增加2倍，理想的信噪比(SNR)就提高3dB。较大的SNR意味着Δ-∑转换器可以更好地分辨模拟输入中更小的变化。
（2） 噪声整形
Δ-∑调制器是Δ-∑ADC的核心部分，利用积分和反馈电路，具有独特的噪声整形功能，把大部分量化噪声移出基带，因而过采样Δ-∑ADC有着极高的精度，可达24位以上；它主要完成信号抽样及增量编码，它给数字抽取滤波器提供增量编码即Δ-∑码，它在本质上是一个高速低精度(1bit)的ADC,并且以非常大的过采样率采样模拟信号，将输入和输出之间的差值(Δ)进行一阶或多阶积分（∑），结果通过一个量化器（1位ADC）输出二进制码流；该码流一方面输出给数字抽取滤波器，另一方面通过一位DAC后和输入信号比较产生差值信号，继续反馈循环[3]。

图2-2　一阶Δ-∑调制器
通过图2-2所示的一阶Δ-∑调制器的方框图[4] [5]。可以理解其工作原理和噪声成形的工作机制。Δ-∑调制器包含1个差分放大器、1个积分器、1个比较器以及1个由1bit DAC（1个简单的开关，可以将差分放大器的反相输入接到正或负参考电压）构成的反馈环。反馈DAC的作用是使积分器的平均输出电压接近于比较器的参考电平。调制器输出中“1”的密度将正比于输入信号，如果输入电压上升，比较器必须产生更多数量的“1”，反之亦然。积分器用来对误差电压求和，对于输入信号表现为一个低通滤波器，而对于量化噪声则表现为高通滤波。这样，大部分量化噪声就被推向更高的频段。和前面的简单过采样相比，总的噪声功率没有改变，但噪声的分布发生了变化。
现在，如果对噪声成形后的Δ-∑调制器输出进行数字滤波，将有可能移走比简单过采样中更多的噪声。Δ-∑调制器（一阶）在每两倍的过采样率下可提供9dB的SNR改善。在Δ-∑调制器中采用更多的积分与求和环节，可以提供更高阶数的量化噪声成形。
由于调制器决定ADC的精度，数字滤波器决定其功耗和面积。ADC的精度通过过采样和噪声整形获得的信噪比来确定，同下面两个式子给出：
                                (2-2)
其中L是调制器的阶数，M是抽取因子，B是ADC上精度，式(2-1)是通过采样能达到的动态范围，式(2-2)是理论上能够达到的动态范。当采用3阶调制器和过采样比为256时，ADC能达到的动态范围为297.9194 ，此时ADC能够达到的精度为24.4492 [6]。所以本设计采用3阶Δ-∑调制器对信号进行调制，该调制器MATLAB模型结构如图2-3所示。

图2-3　3阶调制器MATLAB模型
根据设计要求，输入信号为 的基带信号，采样频率为10.24MHz，在这里选择比较常用的正弦信号作为所需的基带信号。将基带频率为 的正弦信号输入该3阶Δ-∑调制器后得到的波形图如图2-4所示，仿真执行的时间为： 。

图2-４　调制后的波形
由图2-4可以看出，调制器对输入信号有延迟作用，而且在输入端采用的是模拟正弦信号，所以在调制后得到的波形不是简单的均匀方波，而是以不同的占空比来体现正弦波特性，以达到将模拟信号准确的转换为数字信号。
为了方便以后用硬件描述语言Verilog HDL对梳状滤波器的设计，在此处，将调制器的输出信号以数据方式进行了提取，并保存在文档input_65536_6_20k.dat中
通过对Δ-∑调制器的分析,已经对噪声的形成有了初步的了解。将输入信号无损地传到输出端W(z)=1，量化噪声的传递函数 ，对应于频域的一阶高通滤波器（HP1），传输特性如图2-5中HP1线所示[3]。

图2-5　噪声传输特性图
噪声传输特性图2-5中HP2线是二阶系统的噪声传输特性。当采用二阶以上系统时，通带内的量化噪声已基本滤除，噪声被转移到所关心的频带以外，将通过数字滤波与采样抽取去除[3]。
（3） 数字滤波和抽取
数字抽取滤波器是Δ-∑ADC的数字重建部分[7]，完成对Δ-∑码的采样抽取，滤除经过调制器整形后的量化噪声，把增量编码转换成高分辨率的线性脉冲编码调制的数字信号并以奈奎斯特频率（信号最高频率的2倍）输出。采样抽取的底限是满足信号无损重建的采样定律，采样频率大于奈奎斯特频率两倍（ ）。因此抽取滤波器实际上相当于一个码型变换器。而数字抽取滤波器的速率、功耗和面积在很大程度上决定了A/D 或D/A 转换的速率、功耗和面积。所以需要通过提高数字滤波器的抽取速率，减少其功耗，减小相应的面积以实现A/D或D/A的高速、节能与小面积。
　　Δ-∑调制器以采样速率输出1bit数据流，频率可高达MHz量级。数字滤波和抽取的目的是从该数据流中提取出有用的信息，并将数据速率降低到可用的水平[8]。Δ-∑ADC中的数字滤波器对1bit数据流求平均，移去带外量化噪声并改善ADC的分辨率。数字滤波器决定了信号带宽、建立时间和阻带抑制。
　　Δ-∑转换器中广泛采用的滤波器是一种具有低通特性的滤波器。由于带宽在输出数字滤波器时降低了，输出数据速率可低于原始采样速率，但仍满足Nyquist定律。可以通过保留某些采样而丢弃其余采样来实现，这个过程就是所谓的按M因子“抽取”。M因子为抽取比例，可以是任何整数值。在选择抽取因子时应该使输出数据速率高于两倍的信号带宽。这样，如果以 的频率对输入信号采样，滤波后的输出数据速率可降低至 ，而不会丢失任何信息。
通常采用多级结构来实现抽取滤波器[7]；由于梳状滤波器的结构简单及其频率响应特性，数字滤波器的第一级通常采用梳状滤波器，将信号过采样倍数降为4倍 ；再经过两级半带滤波器实现剩余的4倍抽取。由于梳状滤波器的通带幅频响应为递减曲线，在多级抽取的最后采用一个升幅FIR，减少由此产生的误差；这样就构成了一个数字抽取滤波器。关于梳状滤波器的原理将在第3章中进行详细的讲解。